Monobit fast Fourier transform of radiofrequency signals in field programmable logic device (FPLD)
Keywords:
monobit fast Fourier transform, signal graph, field programmable logic deviceAbstract
A method for implementation of monobit fast Fourier transform algorithm in FPLD is proposed. Application of a signal graph with constant structure makes it possible to obtain a diagram of pipeline processing which is simple in its implementation.
References
Рабинер, Л.Теория и применение цифровой обработки сигналов / Л. Рабинер, Б. Гоулд. – М.: Мир, 1978. – 848 с.
Altera FPGAs / Altera Corporation, 2012. – http://www.altera.com/devices/fpga/fpga-index.html
Пяткин, А.К. Построение последовательно-параллельных вычислительных систем БПФ на ПЛИС / А.К. Пяткин // Цифровая обработка сигналов. – 2004. – № 1. – С. 29–34.
Формирование адресных последовательностей для конвейерных вычислителей БПФ / Е.А. Семерников, Ю.И. Доронченко, В.Б. Коваленко, М.С. Кочерга // Искусственный интеллект. – 2006. – № 3. – С. 86–96.
Tsui, J.B.Y. Digital Techniques for Wideband Receivers / J.B.Y. Tsui. – 2nd ed. – SciTech Publishing Inc, 2004. – 571 p.
