Модулярно-логарифмический сопроцессор для массовых арифметических вычислений

Илья Петрович Осинин

Аннотация


Предлагаемый сопроцессор представляет собой самостоятельный IP-блок системы-на-кристалле, позволяющий проводить математические вычисления над вещественными числами в уникальной модулярно-логарифмической системе счисления. Обеспечены два уровня преобразования исходных чисел: в модулярную систему счисления вместо традиционной позиционной и в логарифмическую систему счисления вместо плавающей точки. Благодаря этому сопроцессор обладает более высоким быстродействием, точностью и надежностью вычислений по сравнению с известными аналогами. Он состоит из набора одинаковых вычислительных ядер, каждое из которых выполняет однотактовые скалярные или векторные операции. Преобразование кодов в модулярно-логарифмическую систему счисления и обратно не вносит значительных временных задержек при большом потоке входных данных за счет предложенных аппаратных решений, конвейеризирующих процесс интерполяции функции логарифма и преобразования кодов системы остаточных классов. Реализован прототип устройства на базе программируемой логической интегральной схемы.


Ключевые слова


сопроцессор; реконфигурируемая архитектура; система остаточных классов; логарифмическая система счисления; высоконадежные вычисления

Полный текст:

PDF

Литература


Top 10 Sites for November 2016. Available at: www.top500.org/lists/2016/11 (accessed: 26.01.2017).

-2008 – IEEE Stander for floating-Point Arithmetic. Revision of ANSI/IEEE Std 754-1985. Available at: ieeexplore.ieee.org, 2008 (accessed: 26.01.2017).

Osinin I.P. Vysokonadezhnyy modulyarno-logarifmicheskiy protsessor s rekonfiguriruemoy arkhitekturoy. [The highly-modular logarithmic processor with a reconfigurable architecture]. Parallelnye vychislitelnye tekhnologii (PaVT'2016): Trudy mezhdunarodnoj nauchnoj konferentsii (Arkhangel'sk, 28 marta – 1 aprelya 2016). [Parallel Computational Technologies (PCT'2016): Proceedings of the International Scientific Conference (Arkhangelsk, Russia, March, 28 – April, 1, 2016)]. Chelyabinsk, Publishing of the South Ural State University, 2016. P. 642-654.

Osinin I.P., Knyaz'kov V.S. Napravleniya razvitiya arkhitektury rekonfiguriruemykh vychislitel'nykh platform. [Directions of development of architecture of reconfigurable computing platforms]. Matematicheskoe modelirovanie razvivayushcheysya ekonomiki,

ekologii i tekhnologiy (EKOMOD-2016): Trudy IX Vserossiyskoy nauchnoy konferentsii (Kirov, 4-9 iyulya 2016). [Mathematical modeling of a developing economy, ecology and technology (ECOMOD-2016): Proceedings of the Scientific Conference (Kirov, Russia, July, 4 – July, 9, 2016)]. Kirov: Publishing of the Vyatka State University, 2016. P. 486495.

Coleman J.N., Chester E.I. Arithmetic on the European Logarithmic Microprocessor // IEEE Transactions on Computers. 2000. Vol. 49, No. 7. P. 702–715.

Ismail R.C., Hussin R., Muzad S.A. Interpolator Algorithms for approximating the LNS addition and substraction // IEEE International Conference on Circuits and Systems (ICCAS). Kaula Lumpur, 3-4 Oct. 2012. P. 174–179.

Chervyakov N.I. Modulyarnye parallel'nye vychislitel'nye struktury neyroprotsessornykh sistem [Modular structure of the parallel computing systems neuroprocessor]. Moscow: Publishing Fizmatlit, 2003. 288 p.

Omondi A. Residue Number System:Theory and Implementation. London: Imperial College Press, 2007. 312 p.

Kalmykov I.A. Teoriticheskie osnovy vychisleniy v polinomial'noy sisteme klassov vychetov, orientirovannykh na postroenie otkazoustoychivykh system. [Theoretically bases of calculations in polynomial system of residue classes, focused on building a faulttolerant systems]. Stavropol: Publishing North-Caucasian Federal University, 2006. 347 p.




DOI: http://dx.doi.org/10.14529/cmse170202